O microprocessador

O avanço seguinte mais significativo nos microprocessadores veio em 1982 com o aparecimento do Intel 80286, a 16bit. O i286, como ficou conhecido, permitia 1GB de memória virtual endereçável e tinha 130.000 transístores. Trabalhava a velocidades entre os 8 MHz e os 12MHz, e aumentava em seis vezes a potência do 8086. Endereçava até 16 MB de memória física, continha um barramento de endereços de 24 bits e um de dados de16 bits.

Em 1985, a Intel lançou outro dos seus trunfos, o 80386, ou i386 como ficou conhecido. Este chip permitiu a transição para a era moderna do computador pessoal. Não devemos esquecer que ainda existem muitos computadores a trabalhar com o i386. O processador trabalha a velocidades entre os 16 MHz e os 25 MHz no 386X e 20MHz a 40MHz no 386DX. Tem um desenho de 32 bits com 275.000 transístores. Foi o primeiro processador da Intel a ter ambos os barramentos, dados e endereços de 32 bits. Tem 4GB de espaço de endereçamento e foi o primeiro da família Intel a suportar endereçamento linear.

Em 1986, o projecto Stanford MIPS produziu o primeiro processador RISC comercial, o R2000. MIPS é uma abreviatura de Microprocessador Without Interlocked Pipeline Stages.

A Sun apresentou em 1987 o primeiro microprocessador SPARC, que trabalhava a 36 MHz e foi desenhado para correr aplicações de 32 bits.

Em 1989, novamente a Intel lançou o 486. Era um aperfeiçoamento do desenho do 386. Continha 1,2 milhões de transístores, um processador aritmético interno e incluía também uma memória cache interna de 8 KB. De notar que foi o primeiro processador a ter uma cache de nível 1. As frequências de relógio variam entre os 16MHz e os 100 MHz.

Em 1993, a Intel lança o Pentium, o primeiro chip a incorporar uma arquitectura superescalar, na qual o seu desenho de pipeline duplo permitia a execução de duas instruções simultâneas. O Pentium tem uma barramento de dados de 64 bits, assim como uma cache nível 1 de 16 KB. Este chip incorpora qualquer coisa como 3,1 milhões de transístores e é capaz de atingir uma frequência de relógio de 200MHz.

Também em 1993, a IBM e a Motorola, em conjunto apresentam o Power PC601, um processador que trouxe a arquitectura RISC para o vulgar PC. Este processador e os seus sucessores foram adoptados pela Apple para a sua gama Power Macintosh. Este processador trabalha a uma velocidade que vai desde os 50 MHz aos 120 MHz e contém no seu interior 2,8 milhões de transístores.

Em 1995, o Pentium Pro da Intel foi apresentado ao mundo. O processador foi optimizado para aplicações de 32 bits, a correr em sistemas operativos de 32 bits. É um processador de arquitectura superescalar, capaz de executar até três instruções simultâneas. Em relação aos seus antecessores, tem uma novidade que é o facto de ter no seu interior uma memória cache de nível 2, com a capacidade de 256 KB ou 512 KB. No seu núcleo, o CPU tem qualquer coisa como 5,5 milhões de transístores, as frequências de trabalho sãoo 60MHz, 66 MHz, 75 MHz, 90 MHz, 150 MHz, 166 MHz, 180 MHz ou 200 MHz e contém um barramento de 36 bits.

Em 1990, a Cyrix introduziu a família de processadores 6x86, com as denominações PR120+, PR133+, PR166+, e PR200+, o que já permite adivinhar as suas frequências de trabalho. Os 6x86 contêm uma cache primária de 16KB e uma unidade de vírgula flutuante, ou coprocessador aritmético, de 80 bits. Os processadores são superplined e superescalares, contêm também um barramento de dados de 64 bits, assim como um barramento de endereços de 32 bits. A família 6x86 foi optimizada para aplicações de 16 e 32 bits.

Em 1997, a Intel apresentou um outro trunfo, um processador Pentium com tecnologia MMX. Este chip tem no seu microcódigo 57 novas instruções, desenhadas especificamente para manipular e processar eficientemente vídeo, áudio e dados gráficos. Neste chip, a cache nível 1 passou também de 16 KB para 32KB, além de algumas alterações no seu desenho interno. As suas frequências de funcionamento eram de 166 MHz, 200 MHz e 233 MHz.

Em Abril de 1997, a AMD anuncia o AMD-K6/PR-233. Este chip tem uma cache primária de 64 KB e 3,3 milhões de transístores. Baseia-se numa microarquitectura superescalar RISC86 e inclui suporte para a tecnologia MMXda Intel. Este chip foi desenvolvido inicialmente pela NexGen e adquirido pela AMD na Primavera de 1996.

Também em 1997, a Intel lançou o Pentium II. Inicialmente baptizado Klamath, começou por trabalhar a 233 MHz e tinha uma cache nível 2 de 256 KB ou 512 KB. Incorporava tecnologia MMX, além de outras inovações tecnológicas, tais como a Dynamic Execution, a arquitectura DIB (Dual Independent Bus) e o Intelligent Input/Output. As suas velocidades de trabalho são 233 MHz, 266 MHz, 300 MHz, 333 MHz, 350 MHz, 400 MHz e 450 MHz.

Em 1998 foi o lançamento do Pentium II Xeon, pensado para os servidores de média e alta gama, assim como para estações de trabalho. Apesar de manter a compatibilidade com os seus antecessores, ele trouxe algumas novidades. Foi lançado somente em duas versões, 400 MHz e 450 MHz.

Ainda em 1998, a Intel lançou um CPU que seria a partir desse momento o processador de gama baixa: o Celeron, inicialmente a trabalhar a 266 MHz e 300 MHz e sem cache nível 2. Algum tempo depois, cerca de quatro meses, a Intel apercebeu-se da asneira e lançou o Celeron A. A diferença básica era o facto de a versão A já ter uma cache nível 2, embora somente 128 KB. Esta versão começou com 300 MHz e acabou em 533 MHz. Enquanto o Celeron inicial tinha 7,5 milhões de transístores, na versão A passou a 19 milhões. O Celeron mantém as mesmas características do Pentium II, exceptuando a cache nível 2, é claro.

Em Fevereiro de 1999, apareceu o Pentium III, ou Katmai, que oferece um desempenho excelente para qualquer tipo de software e é totalmente compatível com todo o tipo de software baseado na arquitectura Intel. Tem no seu interior qualquer coisa como 9,5 milhões de transístores e velocidades entre os 400 MHz e os 600MHz.

Em Março do mesmo ano, a Intel lançou o Pentium III na sua versão musculada, isto é, o PIII Xeon, tendo no seu interior 9,5 milhões de transístores, com velocidades de 500 MHz e 550 MHz, e algumas diferenças substanciais em relação ao seu predecessor, o PIII, diferenças essas analisadas posteriormente.

Também em 1999, a AMD lança o K6®- III a 450 MHz, com a tecnologia 3Dnow e com o desenho TriLevel Cache, o que maximiza a performance dos PC através de uma cache interna nível 1 de 64 KB e uma cahe também interna nível 2 de 256 KB de alta velocidade, além de um barramento a 100 KHz para uma terceira cache opcional externa, o que permite ter uma capacidade de cache total até 2.368 KB.

Em Outubro de 1999, novamente a Intel lança o Pentium III E, com 28,1 milhões de transístores e velocidades entre os 600 MHz e 1,26 GHz. A partir desta versão, a Intel introduziu algumas diferenças no PIII e uma delas tem a ver com o aspecto físico do mesmo, tendo abandonado o cartridge SECC e voltado ao aspecto CHIP com o socket 370. Outra diferença é o facto de a cache ter passado de 512 KB a 256 KB.

Em Janeiro de 2000, apareceu a versão PIII EB, com barramento a 133 MHz e as mesmas características da versão E.

Em Fevereiro de 2000, a AMD lançou o K6®-2 a 500 MHz, 533 MHz e tecnologia 3DNow.

Em Março de 2000, a Intel lança uma nova versão do seu processador de entrada, o Celeron II. Mantém as mesmas características dos anteriores, mas desta vez vem com uma cache nível 2 de 512KB, tem 28,1 milhões de transístores e velocidades entre os 500 MHz e os 766 MHz.

Em Novembro de 2000, aparece o Pentium 4, tendo abandonado a arquitectura P6, que vinha a utilizar desde o Pentium Pro, e utilizando a nova arquitectura NetBurst. A Intel oferece um processador com 42 milhões de transístores no seu interior, 1,4 GHz de velocidade, cache nível 1 de 64 KB e cache nível 2 de 256 KB.

Em Janeiro de 2001, a AMDlança o Duron com 800 MHz, 850 MHz e 900 MHz, barramento de alta velocidade, um aarquitectura de cache sofisticada e FPU superescalar com tecnologia 3Dnow.

Como se não bastasse ainda, a AMD lança o Athlon, com velocidades entre os 900 MHz e 1,13 GHz. É um processador pensado para estações de trabalho de grande desenpenho.

Vejamos agora os CPU numa divisão de gerações (fig. 3.1)

FIGURA 3.1 – As gerações de processadores

Os computadores são desenhados à volta de diferentes gerações de CPU e na tabela 3.1 podemos ver um outro modo de dividir os CPU por geração, assim como o número de transístores que os compõem. Pode-se ver um nítido domínio da Intel, mas nas últimas gerações estão a mudar ligeiramente.

Gerações	CPU	Ano	Nº de Transístores
1ª Geração	8086 e 8088	1978-81	29.00
2ª Geração	80286	1984	134.000
3ª Geração	80386DX e 80386SX	1987-88	275.000
4ª Geração	80486DX, 80486SX 80486DX2 e 80486DX4	1990-92	1.200.000
5ª Geração	Pentium, Cyrix 6x86, AMD K5, IDT Winchip C6	1993-95 1996 1997	3.100.000 ………. 3.500.000
5ª Geração melhorada	Pentium MMX IBM/Cyrix 6x86MX IDT Wincip2 3D	1997 1997 1998	4.500.000 6.000.000 6.000.000
6ª Geração	Pentium Pro AMD K6 Pentium II AMD K6-2	1995 1997 1997 1998	5.500.000 8.800.000 7.500.000 9.300.000
6ª Geração Melhorada	Pentium II portátil Celeron portátil Pentium III AMD K6-3 Pentium III CuMine	1999	27.400.00 18.900.000 9.300.00 ? 28.000.000
7ª Geração	AMD Athlon AMD Athlon Thunderbird Pentium 4	1999 2000	22.000.000 37.000.000 42.000.000

Tabela 3.1 – As gerações de processadores

Dentro do Microprocessador

3.2 Dentro do Microprocessador

Para entendermos como funciona um microprocessador, vamos ver como é ele por dentro e tentar perceber a lógica usada para a sua criação.

O microprocessador executa toda uma série de instruções que lhe dizem o que deve fazer. Baseado nas instruções que lhe são dadas, ele executa três coisas básicas através da sua Unidade Aritmética e Lógica (ALU):

• O microprocessador executa as principais operações matemáticas. Os microprocessadores mais recentes, têm internamente um coprocessador aritmético, cuja função é auxiliar na execução de operações complexas com vírgula flutuante.
• O microprocessador move dados de uma localização de memória para outra.
• O microprocessador pode tomar decisões e saltar para um conjunto de instruções baseado nessas decisões.

Apesar de, como nós sabemos, um processador poder executar todo o tipo de operações altamente sofisticadas, estas são as suas três actividades básicas. Na figura 3.2 podemos ver um diagrama de blocos de um microprocessador extremamente simples, mas capaz de executar as três funções básicas acima referidas.

FIGURA 3.2 – Diagrama de blocos de um processador

Este microprocessador é o mais simples que se possa imaginar, tendo, no entanto:

• Um barramento de endereços, que pode ter um tamanho de 8, 16 ou 32 bits e está encarregado de enviar endereços para a memória.

• Um barramento de dados, que também pode ter 8, 16 ou 32 bits e pode receber e enviar dados de e para a memória.

• Uma linha RD (read) e uma WR (write), que diz à memória quando escrever ou ler determinado endereço de memória.

• Uma linha clock, que é o relógio que controla o processador.

• Uma linha de reset, que coloca a zero o contador de programa e recomeça a execução.

Já falámos de barramento de dados e endereços, assim como linhas RD e WR. Estes barramentos e linhas ligam à memória, seja ela RAM ou ROM. No caso do nosso processador, se tivermos um barramento de endereços de 8 bits e um barramento de dados de 8 bits, isso quer dizer que ele pode endereçar 256 bytes de memória, isto é 2⁸=256, e pode ler ou escrever 8 bits de memória simultaneamente.

Como certamente sabem, ROM é a sigla de Read Only Memory. Na ROM está armazenado um conjunto de instruções e microcódigo que será executado pelo processador. O barramento de endereços diz à ROM que bytes deve colocar no barramento de dados e isso é feito quando a linha RD muda de estado.

Já que estamos a falar de memórias, não podemos esquecer a RAM, sigla de Random Acess Memory. A RAM contém bytes de informação e o processador pode ler essa informação, ou escrever, dependendo do estado biolágico das linhas RD ou WR. O problema da RAM é perder toda a informação armazenada quando se desliga a alimentação, daí a necessidade da ROM.

Mesmo o mais simples processador necessita de uma enorme quantidade de instruções para realizar a mais simples operação. Essas instruções estão armazenadas na ROM como conjunto de bits. Esses bits são imperceptíveis para nós como tal, sendo “traduzidos” por um assemblador para linguagem assembly e novamente transformados em conjuntos de bits e colocados na memória para serem executados pelo processador.

Podemos agora ver no exemplo seguinte o aspecto de um programa em assembly para o nosso processador:

/ / a está colocado no endereço 128

/ / f está colocado no endereço 129

0 CONB 1 / / a = 1 ;

1 SAVEB 128

2 CONB 1 / / f = 1 ;

3 SAVEB 129

4 LOADA 128 / / if a > 5 then jump to 17;

5 CONB 5

6 COM

7 JG 17

8 LOADA 129 / / f = f * a;

9 LOADB 128

10 MUL

11 SAVEC 129

12 LOADA 128 / / a = a + 1 ;

13 CONB 1

.14 ADD

15 SAVEC 128

16 JUMP 4 / / loop back to if ;

17 STOP

Vejamos agora o significado das instruções usadas e mais algumas que são aplicáveis ao nosso processador - tabela 3.2 – Tabela de instruções

Instrução	Significado
LOADA mem	Carrega o registo A do endereço de memória
LOADAB mem	Carrega o registo B do endereço de memória
CONB com	Carrega um valor constante para o registo B
SAVEB mem	Guara o registo B num endereço de memória
SAVEC mem	Guarda o registo C num endereço de memória
ADD	Adiciona A e B e guarda o resultado em C
SUB	Subtrai A e B e guarda o resultado em C
MUL	Multiplica A e B e guarda o resultado em C
DIV	Divide A e B e guarda o resultado em C
COM	Compara A e B e guarda o resultado em test
JUM addr	Salta para o endereço
JEQ addr	Se igual, salta para um endereço
JNEQ addr	Se diferente, salta para um endereço
JG addr	Se maior do que, salta para um endereço
JGE addr	Se maior ou igual que, salta para um endereço
JL addr	Se menor do que, salta apara um endereço
JLE addr	Se menor ou igual que, salta para um endereço
STOP	Pára a execução

Como Funciona o Microprocessador

3.3 Como Funciona o Microprocessador

O CPU recebe continuamente instruções para serem executadas. Cada instrução é uma ordem de processamento de dados e o trabalho do CPU consiste principalmente em cálculos e transporte de dados (fig. 3.3).

FIGURA 3.3 – Funcionamento de um microprocessador

O CPU recebe pelo menos dois tipos de dados:

• Instruções acerca do que fazer com outros dados.
• Dados que serão processados de acordo com as instruções.

Chamamos instruções ao código de programação, que inclui mensagens enviadas ao computador, ordens de impressão, entre outras.

Os dados são normalmente dados do utilizador, sejam eles informações numa base de dados, uma folha de cálculo, um desenho, etc.

A maior carga de trabalho do CPU consiste na descodificação de instruções e localização de dados, e os cálculos em si não são o tipo de trabalho muito pesado para um microprocessador (figura 3.4).

FIGURA 3.4 – Processamento de instruções

A descodificação é, no fundo, a percepção de instruções que o utilizador envia para o CPU. Todos os CPU dos PC são compatíveis com o 8086. Isto quer dizer que os programas comunicam com o CPU através de uma família específica de instruções.

Dado que existe a necessidade dos CPU das gerações subsequentes poderem utilizar as mesmas instruções do 8088, foi necessário criar um conjunto de instruções compatíveis. Os CPU mais recentes têm de perceber as mesmas instruções. Esta compatibilidade é um standard da indústria desde então. Todos os processadores novos, independentemente dasua geração, têm de ser capazes de perceber e manipular o formato de instruções 8088 (fig. 3.5).

FIGURA 3.5 – Processamento de instruções

Para nos ajudar a entender o funcionamento do microprocessador, vamos ver passo a passo o modo como ele executa uma operação simples, do tipo 2 + 2 (fig. 3.6).

FIGURA 3.6 – Execução de uma instrução (passo 1)

1. Quando se prime a tecla 2, é enviado um sinal ao processador e pede-se à unidade de prefetch para pesquisar na memória principal do computador uma instrução específica sobre os dados novos, dado que não há nada acerca disso na cache de instruções.

2. As instruções chegam ao microprocessador através da unidade de barramentos, vindas da memória principal, e são armazenadas na cache de instruções como “2=X” (fig. 3.7).

3. A unidade de prefetch solicita então à cache de instruções uma cópia do código “2=X”e envia-o à unidade de descodificação para processamento.
4. Seguidamente, na unidade de descodificação “2=X”, o código é descodificado numa string de código binário, que é enviada para a unidade de controlo e para a cache de dados.

5. Agora a unidade de controlo executa a instrução para “2=X”. Isso faz com que o número 2 seja enviado para um endereço X na cache de dados, onde aguarda por outras instruções (fig. 3.8)

FIGURA 3.7 – Execução de uma instrução (passo 2) FIGURA 3.8 – Execução de uma instrução (passo 3)

6. Quando se prime a tecla 2, novamente a unidade de prefetch pergunta à memória principal do computador e à cache de instruções quais são as instruções específicas para esses dados novos. Como não encontra nenhuma informaçãona cache de instruções, as ordens vêm da memória principal.

7. Similarmente ao que aconteceu com o “2=X”, os novos dados vêm da memória principal e são armazenados na cache de instruções como “2=Y”.

8. A unidade de prefetch vai à cache de instruções buscar uma cópia do código “2=Y” e envia-a para a unidade de descodificação onde será processada.

9. Na unidade de descodificação, a instrução “2=Y” é descodificada e transformada numa string de código binário, que será enviada para a unidade de controlo e para a cache de dados e que lhes dirá o que fazer com a instrução.

10. Dado que a unidade de controlo sabe que o número 2 será armazenado para uso futuro na cache de dados, executa a instrução para “2=Y”. Isto faz com que o número 2 seja enviado para um endereço na cache de dados chamado Y, onde, tal como o outro 2, aguardará futuras ordens (fig. 3.9).

FIGURA 3.9 – Execução de uma instrução (passo 4)

11. Quando premimos a tecla “+”, a unidade de prefetch pergunta à memória principal do computador e À cache de instruções o que há-de fazer com os novos dados recebidos, que devem ser “pescados” da memória principal.

12. Dado que é uma instrução nova, “+” vem para o microprocessador, da memória principal, e é armazenado num endereço da cache de instruções como “X+Y=Z”, indicando que os dois valores vão ser adicionados um ao outro (fig. 3.10).

13. Então, a unidade de prefetch pede á cache de instruções uma cópia do código “X+Y=Z” e envia-a para a unidade de controlo para posterior processamento.

14. Na unidade de descodificação, “X+Y=Z” é traduzido e descodificado, sendo em seguida enviado para a cache de dados, dando indicação do que hão-de fazer com a instrução. Além disso, também a unidade aritmética e lógica é informada que uma operação ADD vai ser executada (fig. 3.11).

FIGURA 3.10 – Execução de uma instrução (passo 5) FIGURA 3.11 – Execução de uma instrução (passo 6)

15. A unidade de controlo envia um comando ADD para a unidade aritmética e lógica, onde X e Y são adicionados, após serem chamados da cache de dados. Após realizar a operação, a unidade aritmética e lógica envia o resultado para ser armazenado num dos endereços dos registos (fig. 3.12).

16. Quando se prime a tecla “=”, novamente a unidade de prefetch verifica a cache de instruções para solicitar informações sobre os novos dados, mas não vai encontrar lá nada.

17. A instrução sobre “=” vem da memória principal para o microprocesador através da unidade de barramentos e fica armazenada num endereço da cache de instruções como código “PRINT Z” (fig. 3.13).

FIGURA 3.12 – Execução de uma instrução (passo 7) FIGURA 3.13 – Execução de uma instrução (passo 8)

18. A unidade de prefetch pede à cache de instruções uma cópia do código “PRINT Z” e envia-a para a unidade de descodificação para posterior processamento.

19. Na unidade de descodificação, “PRINT Z” é traduzido e descodificado numa string de código binário, que é enviada para a unidade de controlo para lhe dizer o que fazer com a instrução (fig. 3.14).

FIGURA 3.14 – Execução de uma instrução (passo 9)

20. Agora que o valor de “Z” foi calculado e está armazenado nos registos, o comando print só tem de ir buscar o conteúdo do registo e apresentá-lo no ecrã no computador. E assim o microprocessador acaba o seu serviço, pelo menos de momento.

3.4 Especificações e Características dos Processadores

Há alguns termos já referidos, e outros que aparecerão mais adiante, que poderão causar alguma confusão a quem não está familiarizado com eles. Vamos tentar vero significado de alguns desses termos e especificações referentes aos processadores, isto é, termos como barramentos, registos, velocidade e outros.

3.4.1.3 Barramento de dados

O barramento de controlo tem como função primordial a sincronização do processador, provocam estados de espera que necessitam de ser controlados, de modo que a comunicação entre o processador e os componentes externos seja feita eficazmente.

3.4.1.2 Barramento de dados

O barramento mais frequente discutido é o dos dados. Neste barramento, tal como o nome indica, circulam os dados que são recebidos ou enviados, de e para periféricos e memória. Quantos mais sinais puderem ser enviados simultaneamente, maior quantidade de dados pode ser transmitida durante um determinado intervalo de tempo. Assim, e em consequência disso, teremos um barramento mais rápido.

Nos computadores, os dados circulam como informação digital, a qual consiste no intervalo de tempo que um fio condutor leva para transportar um só bit, seja ele de valor “1” ou “0”. Isso quer dizer que, quantos mais fios tiverem, maior será o número de bits individuais que o microprocessador consegue transportar durante o mesmo intervalo de tempo. Assim sendo, um processador de 16 bits tem 16 fios a transmitir e a receber dados, pelo que terá um barramento de dados de 16 bits. Um microprocessador de 32 bits tem o dobro dos fios e assim consegue transmitir o dobro dos dados simultaneamente, durante o mesmo intervalo de tempo que o seu congénere de 16 bits.

Para percebermos isto melhor, vamos utilizar um exemplo que não será do dia-a-dia, mas pelo menos é do fim-de-semana. Imaginemos um estádio de futebol em dia de jogo, onde temos 16 portas que nos permitem fazer entrar 16 adeptos simultaneamente. Se demorar 20 segundos para que cada conjunto entre no estádio, em 1 minuto conseguimos introduzir 48 adeptos. Mas se tivermos 32 portas em vez de 16, conseguimos no mesmo intervalo de tempo fazer entrar o dobro dos adeptos (tabela 3.4).

Modelo	Freq. Externa MHz	Freq. Interna MHz	Registos Internos em bits	Barramento de Dados em bits	Pipelines	Memória em MB	FPU	Cache L1 em KB	MMX
8088	8	8	16	8	1	1	N	0	N
8086	8	8	16	16	1	1	N	0	N
80286	20	20	16	16	1	16	N	0	N
80386DX	40	40	32	32	1	4096	N	0	N
80386SX		25	16	32	1	4096	N	0	N
80486DX		25 33 50	32	32	1	4096	S	8	N
80486SX		20 25 33	32	32	1	4096	N	8	N
80486DX2		40 50 66	32	32	1	4096	S	8	N
80486DX4		75 100	32	32	1	4096	S	8	N

Modelo	Freq. Externa MHz	Freq. Interna MHz	Registos Internos em bits	Barramento de Dados em bits	Pipelines	Memória em MB	FPU	Cache L1 em KB	MMX
Pentium	60 66	100-200	32	64	2	1	S	16	N
Pentium MMX	66	200 233 266	32	64	2	1	S	32	S
Pentium Pro	60 66	166 200	32	64	3	16	S	32	N
Pentium II	66 100	233-400	32	64	3	4096	N	32	S
Celeron	66	233-300	32	64	3	4096	S	32	S
Xeon	100	350 400	32	64	3	4096	S	32	S

Tabela 3.4 – Características dos Processadores Pentium

Na tabela 3.4 podemos ver algumas das características de alguns processadores da Intel e entre elas temos as características do barramento de dados.

Vejamos o significado de cada uma destas características:

Ø Frequência externa – É a velocidade com que o processador comunica com os componentes externos, por outras palavras, a velocidade dos barramentos externos.

Ø Frequência interna – Em oposição à anterior, trata-se da velocidade dos barramentos internos ou, como é mais conhecida, velocidade de processamento.

Ø Registos internos – Indica o maior número que o processador pode manipular numa só operação

Ø Barramento de dados – Transporta os dados de e para o exterior do processador.

Ø Pipelines – Indica quantos processos o processador consegue executar simultaneamente

Ø Memória – Capacidade máxima de memória endereçável pelo processador. Depende do tamanho do barramento de endereços.

Ø FPU – Floating Point Unit ou coprocessador matemático, como é mais conhecido.

Ø Cache L1 – Cache nível 1 ou cache interna

Ø MMX- Capacidade de executar operações multimédia.

Algumas destas noções já foram referidas, as outras serão vista mais à frente.